RT-AICHIP-sample

#include <core_cm3.h>

フィールド

union {
   __O uint8_t   u8
 
   __O uint16_t   u16
 
   __O uint32_t   u32
 
PORT [32]
 
uint32_t RESERVED0 [864]
 
__IO uint32_t TER
 
uint32_t RESERVED1 [15]
 
__IO uint32_t TPR
 
uint32_t RESERVED2 [15]
 
__IO uint32_t TCR
 
uint32_t RESERVED3 [29]
 
__IO uint32_t IWR
 
__IO uint32_t IRR
 
__IO uint32_t IMCR
 
uint32_t RESERVED4 [43]
 
__IO uint32_t LAR
 
__IO uint32_t LSR
 
uint32_t RESERVED5 [6]
 
__I uint32_t PID4
 
__I uint32_t PID5
 
__I uint32_t PID6
 
__I uint32_t PID7
 
__I uint32_t PID0
 
__I uint32_t PID1
 
__I uint32_t PID2
 
__I uint32_t PID3
 
__I uint32_t CID0
 
__I uint32_t CID1
 
__I uint32_t CID2
 
__I uint32_t CID3
 

詳解

core_cm3.h410 行目に定義があります。

フィールド詳解

__I uint32_t CID0

Offset: ITM Component Identification Register #0

core_cm3.h440 行目に定義があります。

__I uint32_t CID1

Offset: ITM Component Identification Register #1

core_cm3.h441 行目に定義があります。

__I uint32_t CID2

Offset: ITM Component Identification Register #2

core_cm3.h442 行目に定義があります。

__I uint32_t CID3

Offset: ITM Component Identification Register #3

core_cm3.h443 行目に定義があります。

__IO uint32_t IMCR

Offset: ITM Integration Mode Control Register

core_cm3.h427 行目に定義があります。

Offset: ITM Integration Read Register

core_cm3.h426 行目に定義があります。

Offset: ITM Integration Write Register

core_cm3.h425 行目に定義があります。

Offset: ITM Lock Access Register

core_cm3.h429 行目に定義があります。

Offset: ITM Lock Status Register

core_cm3.h430 行目に定義があります。

__I uint32_t PID0

Offset: ITM Peripheral Identification Register #0

core_cm3.h436 行目に定義があります。

__I uint32_t PID1

Offset: ITM Peripheral Identification Register #1

core_cm3.h437 行目に定義があります。

__I uint32_t PID2

Offset: ITM Peripheral Identification Register #2

core_cm3.h438 行目に定義があります。

__I uint32_t PID3

Offset: ITM Peripheral Identification Register #3

core_cm3.h439 行目に定義があります。

__I uint32_t PID4

Offset: ITM Peripheral Identification Register #4

core_cm3.h432 行目に定義があります。

__I uint32_t PID5

Offset: ITM Peripheral Identification Register #5

core_cm3.h433 行目に定義があります。

__I uint32_t PID6

Offset: ITM Peripheral Identification Register #6

core_cm3.h434 行目に定義があります。

__I uint32_t PID7

Offset: ITM Peripheral Identification Register #7

core_cm3.h435 行目に定義があります。

__O { ... } PORT[32]

Offset: 0x00 ITM Stimulus Port Registers

uint32_t RESERVED0[864]

core_cm3.h418 行目に定義があります。

uint32_t RESERVED1[15]

core_cm3.h420 行目に定義があります。

uint32_t RESERVED2[15]

core_cm3.h422 行目に定義があります。

uint32_t RESERVED3[29]

core_cm3.h424 行目に定義があります。

uint32_t RESERVED4[43]

core_cm3.h428 行目に定義があります。

uint32_t RESERVED5[6]

core_cm3.h431 行目に定義があります。

Offset: ITM Trace Control Register

core_cm3.h423 行目に定義があります。

Offset: ITM Trace Enable Register

core_cm3.h419 行目に定義があります。

Offset: ITM Trace Privilege Register

core_cm3.h421 行目に定義があります。

Offset: ITM Stimulus Port 16-bit

core_cm3.h415 行目に定義があります。

Offset: ITM Stimulus Port 32-bit

core_cm3.h416 行目に定義があります。

Offset: ITM Stimulus Port 8-bit

core_cm3.h414 行目に定義があります。


この構造体詳解は次のファイルから抽出されました: